PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-186477

(43)Date of publication of application: 02.08.1988

(51)Int.CI.

H01L 29/78 H01L 21/76 H01L 27/10

(21)Application number: 62-018995

(71)Applicant: FUJITSU LTD

(22)Date of filing:

29.01.1987


(72)Inventor: HASEGAWA YOSHIKI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To make the field threshold voltage of an EPROM high and to enable the manufacture process to be shortened by forming a field oxide film for element isolation by oxidation of the polysilicon layer on a semiconductor substrate.

CONSTITUTION: A first insulating film layer 2 is formed on a semiconductor substrate 1, and after forming an ion—implantation region 8, a polysilicon layer 3 and a second insulating film layer 4 are formed, an acid—resistant film 5 is deposited thereon, and a first opening 6 is provided in the film 5 and an oxidation treatment is performed to selectively oxidize the polysilicon layer 3, thereby forming a field oxide film 7 in the shape of a grating. Then, after depositing a conductor layer 9, the conductor layer 9 on the laterally extending field oxide film 7 is removed to form a second opening 11, then the field oxide film 7 and the first insulating film 2 in the second opening 11 are selectively removed to expose the semiconductor substrate 1, and an impurity is ion—implanted into the



surface of the semiconductor substrate 1 to form a source region 19S and a drain region 19D.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 公 開 特 許 公 報 (A) 昭63 - 186477

⑤Int.Cl.1 識別記号 庁内整理番号 ④公開 昭和63年(1988)3月2日 H 01 L 29/78 3 7 1 7514-5F 21/76 M-7131-5F 27/10 4 3 3 8624-5F 審査請求 未請求 発明の数 1 (全8頁)

公発明の名称 半導体装置の製造方法

②特 願 昭62-18995

20出 願 昭62(1987)1月29日

砂発 明 者 長 谷 川 芳 樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

切代 理 人 弁理士 井桁 貞一

明細書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

半導体基板 (1) 上の第1 の絶縁膜層 (2) を 形成し、不純物イオンを注入してイオン注入領域 (8) を形成する工程と、

前記第1の絶縁膜層(2)上に順次、ポリシリコン層(3)、第2の絶縁膜層(4)を形成し、 更にこの上に耐酸化性膜(5)を被覆し、この耐酸化性膜(5)に第1の開口(6)を設け酸化処理を行うことにより、第1の開口(6)の領域のポリシリコン層(3)を選択的に酸化し、表面より第1の絶縁膜層(2)に達する、縦機に交叉する格子状配列のフィールド酸化膜(7)を形成する工程と、

この上に、導体層 (9) を被覆した後、機方向 に延びるフィールド酸化膜 (7) の領域上の導体 層 (9) を除去して、第2の関口 (11) を形成

する工程と、

ついで、第2の開口(11)内におけるフィールド酸化膜(7)および第1の絶縁膜層(2)を 選択的に除去して、半導体基板(1)を表出せし むる工程と、

前記半導体基板 (1) の表面に不純物をイオン 注入し、ソース領域 (19S) とドレイン領域 (19D) を形成する工程とを、

有していることを特徴とする半球体装置の製造方法。

3. 発明の詳細な説明

(目次)

概要

遊業上の利用分野

従来の技術

発明が解決しようとする問題点

問題点を解決するための手段

作用

実施例

本発明における E P R O M 形成工程を説明するための模式図 (第1図(a)~(h))

世来例におりる E P R O M 形成工程を説明するための模式図 (第2図(a)~(h))

発明の効果

(概要)

EPROM(Brasable Programmable Read Only Memory) において、架子間分離のフィールド酸化膜を半導体基板上のポリシリコン層の酸化により形成し、フィールド酸値電圧を高くし、フローティングゲートをフィールド酸化膜と同時にセルファライン的に形成し、また、Vth制御用イオン注入とチャネルカット用イオン注入が同時で済むので、工程短縮が可能となる。

(産業上の利用分野)

本発明はEPROMの製造方法に係わり、詳しくは、メモリセルの素子間分離とフローティングゲートを、同時にセルフアライン的に形成する方法に関する。

は第2図 (h)に示す Y 方向における断面図、第2図 (f-2)、(g) は第2図 (h)に示す X 方向における断面図、第2図 (h)は斜視図である。

第2図 (a)はSi基板上に Si,Na膜を形成した状態を示す。

この図において、1はP型のSi基板で、これを 熱酸化して表面に厚さ約500人のSiOz膜31を 形成する。ついで、CVD法により厚さ約150 0人の Si₃N₄膜5を被着形成する。

第2図(b)はイオン注入によりチャネルカット イオン注入領域を形成した状態を示す。

フォトレジストを塗布して通常のリソグラフィック技術によりパターニングした後、RIEによる異方性エッチングにより SiaNa膜 5 に開口32 を形成し、Sion膜をを表出する。異方性エッチングはガス:CP。+0xによる。

Si₂N₄膜 5 をマスクにし、SiO₂膜 3 1 を透過してポロン (B°) イオン注入を行い、関口 3 2 の部分のSi 基板 1 の表面層にチャネルカットイオン 注入領域 3 3 を形成する。 半現体集積回路をよりコンパクトに、より集積度を高く、より低廉にすることは時代の趨勢であり、そのために種々の努力がなされており、EPROMに対しても同様である。

従来のEPROMは、フィールド酸化膜の下にチャネルカット領域を形成するために、Si基板上の SizNa膜に開口を形成してチャネルカット用の不純物イオンを注入した後に熱酸化によりフィールド酸化膜を形成するため、チャネルカット用の不純物がフィールド酸化膜に取り込まれ、フィールド関値電圧が低くなる欠点がある。

本発明は注入不純物イオンがフィールド酸化膜 に取り込まれることのない、且つイオン注入工程 を一回減少出来る方法を提供しようとするもので ある。

(従来の技術)

第2図 (a)~(b) は従来例におけるEPROM 形成工程を説明するための模式図である。

第2团 (a)、(b)、(c)、(d)、(e)、(f-1)

第2図 (c)はフィールド酸化膜を形成した状態を示す。

Si,N・膜5をマスクとして熱酸化してSi 基板1の開口32の部分にフィールド酸化膜7を厚さ約60.00 A 形成する。

このフィールド酸化酸 7 は縦方向 (この図においては、紙面に垂直な方向) に長い矩形状パターンに形成される。この矩形状パターンの長辺は、ソース領域相互の間隔に等しい長さをもつ。

このフィールド酸化膜7の形成により、前工程でイオン注入されたチャネルカットイオン注入領域33のB・イオンのうち多くのものがフィールド酸化膜7の中に取り込まれ、Si基板1内に残るものは僅かとなる。

第2図(d)は SiaNa膜除去後、B・イオン注入 により V th 関御イオン注入領域を形成した状態を 示す。

熱燐酸により Si₃N₂膜 5 を除去したのち、B・イオン注入を行い、Si 基板 1 の表面層領域でフィールド酸化膜 7 の形成されていない領域にチャネ

ル部の閾値電圧調整のためのVth制御イオン注入 領域8を形成する。

第2図 (e)はポリシリコン層を被着後、パターニングし表面酸化した状態を示す。

CVD法により厚さ約2000人のポリシリコン層を被着し、これにガス拡散により娯をドーピングした後、パターニングしてポリシリコン層3を形成する。このポリシリコン層3のパクーンは、機方向には、2つの相隣るフィールド酸化膜7に跨がってかかり、縦方向には、フィールド酸化膜7の全長さをカバーする長さのものである。

ついで、熱酸化してポリシリコン暦 3 の表面に厚さ約 4 0 0 AのSiOz膜 3 4 を形成する。

第2図 (f-1)はコントロールゲート用ポリシリコン層を被着し、ポリシリコン層を異方性エッチングしてパターニングした状態を示す。

C V D 法により厚さ約 4 0 0 0 人のポリシリコン暦 9 を被着形成し、これに燐を拡散によりドーピングする。

ついで、マスキングしてフローティングゲート、

これにより、機方向(この図では紙面に対し垂直方向)に長く延びる、開口35Sの底はSiOx膜31 を交互に形成する。開口35Sの底はSiOx膜31 で形成され、開口35Dの底はSiOx膜31とフィールド酸化膜7で形成されている。

ポリシリコン層3はフローティングゲートとなるもので、横方向にはフィールド酸化膜7の上で終端するので矩形状のパターンをもち、ポリシリコン層9は横方向に長く延びたコントロールゲートを兼ねたワード線を形成する。

第2図(g)はポリシリコン暦表面を酸化した後、イオン注入を行い、ソース、ドレインイオン注入 領域を形成した状態を示す。

この図は前の図、第2図((-2)と同じ方向の断面におけるものである。

この図において、然酸化して厚さ約200人の SiOz膜36をポリシリコン層3とポリシリコン層 9の表面に形成する。

ついで、砒素 (As*) イオン注入を行い、開口 35 S の底のSi 基板 1 の表面層にソースイオン

コントロールゲートを形成するためのポリシリコン暦 9 からポリシリコン暦 3 までの開口を形成する。この状況を、この図のA・1-A・2 断面を示す第2図 (f-2)により説明する。

第2図 (f-2)において、フォトレジスト (図示していない) のマスクにより異方性エッチングを行う。 まず、ガスとしてSiCI。 を用いたRIEによりポリシリコン暦 9 をエッチングする。 これによりSiO₂膜 3 4 が露出する。 (このとき、フィールド酸化膜 7 が露出する。)

つぎに、ガスをCC1*に切り替えてSi0*膜34を 約400Aエッチングして除去する。 (このとき、 フィールド酸化膜7の上にあっては、フィールド 酸化膜7自身がエッチングされるが、元の厚さが 厚いので進かに凹むに過ぎない。)

再びガスをSiCl。に切り替えてポリシリコン暦 3をエッチングすることによりSiOz膜3lを衷出する。(このとき、フィールド酸化膜7の上には変化なし。)

注入領域15Sを、開口35Dの底のSiOz膜31の下のSi基板1の表面層にはドレインイオン注入領域15Dを形成する。

これらイオン注入領域は、イオン注入後の熱処理を受けることにより活性化され、ソースイオン 注入領域155、ドレインイオン注入領域150 は夫々、ソース領域195、ドレイン領域190 となる。

第2図(h)はSiO。膜、PSG膜を被覆後、コンタクトホールを閉口しアルミニウム(AI)電極を形成した状態の斜視図である。

C V D 法でSiOz 膜 1 6 を厚さ約 2 0 0 0 A 被 着 し、ついで P S G (Phospho-Silicate Glass) 膜 1 7 を厚さ約 8 0 0 0 A、C V D 法で被 着形成する。

ついで、PSG膜17、Si0.膜16、Si0.膜3 1に開口してコンタクトホールを形成した後、A1 を厚さ約1μm 被着し、パターニングしてピット 線18を形成する。このピット線18は縦方向に 長く延びる線条のパターンをもつ。

(発明が解決しようとする問題点)

従来例におけるEPROMの形成方法によると、フィールド酸化膜の下にチャネルカット領域を形成するために、Si基板上の SinNa膜に開口を形成してチャネルカット用の不純物イオンを注入した後に熟酸化によりフィールド酸化膜を形成するため、チャネルカット用の不純物がフィールド酸化膜に取り込まれ、フィールド酸値電圧が低くなる・欠点がある。

(問題点を解決するための手段)

上記問題点の解決は、半導体基板上の第1の総 経膜層を形成し、不純物イオンを注入してイオン 注入領域を形成する工程と、前記第1の組縁膜層 上に順次、ポリシリコン層、第2の絶縁膜層を形成し、更にこの上に耐酸化性膜を被覆し、この正に耐酸化性膜を被覆し、こうこと 酸化性膜に第1の開口を設け酸化処理を行うこと により、第1の開口の領域のポリシリコを選 訳的に酸化し、表面より第1の絶縁膜層に達する 経機に交叉する格子状配列のフィールド酸化膜を

化に預からないので、この領域の不純物はそのま まとなる。

ついで、コントロールゲートとなる導体層をパターニングして形成した後、ソース領域、ドレイン領域形成用の開口をフィールド酸化膜に設け、イオン注入してEPROMを形成する。

(実施例)

第1図(a)~(h) は本発明におけるBPROM 形成工程を説明するための模式図である。

これら図において、第2図と同じ対象物は同じ 符号で示す。

第1図 (a)、(b)、(c)、(g) は第1図(h) に おける X 方向からみた断面図である。第1図(d) 、(e) 、(f) 、(h) は斜視図である。

第1図(a)はSi基板上に第1の絶縁膜層を設け、 イオン注入してイオン注入領域を形成した状態を 示す。

この図において、1は半導体基板でP型のSi基板である。これを熱酸化して表面に厚さ約400

形成する工程と、この上に、導体層を被覆した後、 横方向に延びるフィールド酸化膜の領域上の導体 層を除去して、第2の開口を形成する工程と、の いで、第2の開口内におけるフィールド酸化膜および第1の絶縁膜層を選択的に除去して、半導体 基板を表出せしむる工程と、前記半導体基板の表 面に不純物をイオン注入し、ソース領域とドレイン領域を形成する工程とを有している本発明による半導体装置の製造方法により達成される。

(作用)

半球体基板上に第1の絶縁膜を形成したのち、イオン注入によりイオン注入領域を形成し、ついで前記第1の絶縁膜の上にポリシリコン層を形成し、 耐酸化性膜をマスクにした Locos (Local Oxidation of Silicon)法でフィールド酸化膜を形成すると同時に、耐酸化性膜の下にポリシリコンのフローティングゲートを形成するもので、フィールド酸化膜形成は第1の絶縁膜の上のポリシリコン層のみによって行われ、Si基板中のSiは酸

Aの第1の絶縁膜層2のSiOz膜を形成する。

ついで、B・イオン注入を行いSi基板1の表面 層にVth制御用のイオン注入領域8を形成する。 このイオン注入領域8はチャネルカットの役も果 たす。

第1図 (b) はポリシリコン層、第2の絶縁膜層を被覆した後、その上に開口を設けた Si₃N₄膜を形成した状態を示す。

ポリシリコン暦 3 を C V D 法で厚さ約2000 A 被 着し、これに燐 (P) をドーピングする。

この表面に第2の絶縁膜層 4 としてSiO x 膜を熱酸化により厚さ約200 A 形成する。

この上にCVD法で耐酸化性膜5として Si₂N₄ 膜を厚さ約300人被着し、通常のフォトリング ラフィ技術によりパターニングした後、R1Eに よる異方性エッチングにより Si₂N₄膜5に第1の 開口6を形成し、Si₀2膜4を表出する。異方性エッチングはガス:CF₄ + O₂による。

耐酸化性膜の Si₃N₄膜 5 をマスクにして選択酸化を行い、第1の開口 6 の領域のポリシリコン層 3 をSiO₂膜 2 に達するまで酸化し、フィールド酸化膜 7 を形成する。このフィールド酸化膜 7 はSi 基板 1 の上に縦横に交叉した格子状に形成され、Si₃N₄膜 5 の下にはポリシリコン層 3 が、この格子状のフィールド酸化膜 7 に囲まれた状態で形成される。

その上に、導体圏としてポリシリコン層 9 を C V D 法で厚さ約 4 0 0 0 A 被着形成し、換をドープする。

第1図 (d) はフォトレジストをマスクにして導体層をエッチングし、バターニングした状態を示す。

フォトレジスト10を塗布し、パターニングした後、SiCI。ガスを用いてポリシリコン暦9をRIEによる異方性エッチングを行い、第2の開口11を形成し、下部のフィールド酸化膜7を表出させる。この第2の開口11は、この図に示す機方向に長く延びるフィールド酸化膜7の上に形成

基板 1 を表出し、第 3 の開口 1 3 を形成する。異 方性エッチングは CC1。ガスを使用して行う。

第1図 (g) はフォトレジスト除去後、シリコン露出部にSiOz膜を形成し、イオン注入によりソース、ドレインイオン注入領域を形成した状態を示す。

フォトレジスト I 0 と 1 2 を除去した後、熱酸化してシリコン露出部に厚さ約 2 0 0 A の SiO z 膜 1 4 を形成する。

ついで、As・イオン注入を行い、Si 基板 1 の表 出部領域にツースイオン注入領域 1 5 S とドレイ ンイオン注入領域 1 5 D を形成する。

これらイオン注入領域は、イオン注入後熱しょりを受けることにより活性化され、ソースイオン注入領域 1 5 S、ドレインイオン注入領域 1 5 D、イオン注入領域 8 は夫々、ソース領域 1 9 S、ドレイン領域 1 9 D、 V th 制御ドープ領域 2 0 となる。

第1図 (h)はSIO:膜、PSG膜を被覆後、コン ククトホールを開口しアルミニウム (AI) 電極を されたものである。

第1図 (e)はドレイン領域限定用のフォトレジストのパクーンを形成した状態を示す。

前工程で使用したフォトレジスト12のに重ねて ドレイン領域限定用のフォトレジスト12の第2 ーンを形成する。このフォ領域を形成第日の11のうち、ソース領域を形成開口の方ち、ソース領域を形成開口の方のでは、ドレイン領域形成用開口において、第2の開口11にが成立れている。従って、第2の開口11の方向にである。なるフィールド酸化膜での上を被覆するものである。

第1図(f)はSiOz膜を異方性エッチングした状態を示す。

フォトレジスト10とフォトレジスト12をマスクにしてRIBによりSiOェの異方性エッチングを行い、SiOzよりなるフィールド酸化膜7下のSi

形成した状態を示す。

ここにおける工程は、従来例における第2図(h)に述べた工程と同様である。即ち、CVD法でSiOz膜16を厚さ約2000A被着し、ついでPSG膜17を厚さ約8000A、CVD法で被者形成する。

ついで、PS C 膜 I 7、Si O z 膜 I 6、Si O z 膜 14 に開口してコンタクトホールを形成した後、A1を 厚さ約 I μπ 被着し、パターニングしてビット線 I 8を形成する。このピット線 I 8 は縦方向に長 く延びる線条のパターンをもつ。

前記実施例では導体層 9 として、ポリシリコン を使用したが、これは高融点金属のシリサイドヲ 使用してもよい。

また、第1図(e) においては、フォトレジスト 12のパターンは、フォトレジスト10を残した 上に形成しているが、これはフォトレジスト10 を除去後でも可である。即ち、球体層9が異方性 エッチングによりSiOxのフィールド酸化膜7およ び第1の絶縁膜層2をエッチングするとき侵され ないようにガスを選択すればよい。

かくして形成されたBPROMにおいては、フィールド酸化膜7の下のSi基板1の中のVth制御ドープ領域20はチャネルカットの役目も持つもので、従来例のようにフィールド酸化膜の中に不純物が取り込まれることがなく、フィールド関値電圧を高い値に維持出来る。

又、従来例にあっては、ポリシリコン層 3 による段差がある上にポリシリコン層 9 を被着形成しているため、上層のポリシリコン層 9 に断線の恐れがあった。しかし、本発明の方法によれば、ポリシリコン層 9 は段差の少ない表面上に形成されるので、このポリシリコン層 9 の断線の危険は殆どなくなる。

〔発明の効果〕

以上詳細に説明したように、本発明によれば、 素子間分離のフィールド酸化膜とフローティング ゲートをセルフアライン的に形成し、チャネルカットの役目も兼ねるVth制御用のイオン注入の不

5は耐酸化性膜 (SiaNa膜)、

6は第1の開口、

7はフィールド酸化膜、

8はイオン注入領域、

9 は遊体層 (ポリシリコン層) (ワード線、コントロールゲート)、

10、12はフォトレジズト、

11は第2の開口、

13は第3の開口、

14、16はSiOz膜、

158 はソースイオン注入領域、

150 はドレインイオン注入領域、

17はPSG膜、

18はピット線(AI) 、

198 はソース領域、

190 はドレイン領域、

20はVth制御ドープ領域

である.

代理人 弁理士 井桁頁一



純物はフィールド酸化膜に取り込まれることがないので、フィールド関値電圧を高いままに維持出来、このためフィールド酸化膜の幅を狭くまたイオン注入工程はチャネルカット用とチャネル部のVth制御用が同時になり、ため、イオン注入工程が1回少なくなり、工程短縮となる。さらに、コントロールゲートはジッ・コン暦(ワード線)の下地段差が小さくなり、これの断線の恐れが殆どなくなる。

4. 図面の簡単な説明

第1図(a) ~(h) は本発明におけるEPROM 形成工程を説明するための模式図、

第 2 図(a) ~(h) は従来例におけるEPROM 形成工程を説明するための模式図である。


これら図において、


1は半導体基板 (Si基板)、


2 は第1の絶縁膜層 (SiOz膜)、

3はポリシリコン層(フローティングゲート)、

4 は第2の絶縁膜層 (SiO:膜)、









本発明におけるEPROM形成工程を説明するための模式図


第 1 図






本発明におけるEPROM形成工程を説明する ための模式図


第1 図






本発明におけるEPROM形成工程を説明 するための模式図


第 1 図




本発明におけるEPROM形成工程を説明するための模式図

第1四










従来例におけるEPROM形成工程を説明する ための模式図

第 2 図

195 ソース領域








従来例におけるEPROM形成工程を説明 T3ための模式図

第 2 図



従来例におけるEPROM形成工程を説明するための 模式図

190ドレイン領域

第 2 図

(フローティングケート)

/ ~ Y方向 (70-デイン) 2017th利卸ドープ領域